絶好調AMDの今後のロードマップとプロセスルール

Ryzenの情報ページ

AMDは現在、CPUのRyzenシリーズの勢いもあって絶好調です。去年は久々の経常黒字なども記録しているはずです。

GPUのほうはPCのゲーム向けとしてはいまだNVIDIAのGeForceシリーズに性能面でキャッチアップが出来ていませんが、仮想通貨の採掘(マイニング)用途向けにRADEON RX480やRX580などが品切れになるほどの引き合いを受けています。

なかなか製品の方を見かけませんが、APU版のRyzenシリーズも順調に生産されているようです。

そんなAMDが今後のCPU、GPUのロードマップを発表しています。製造プロセスのステップアップも新CPU、GPUの開発を後押しすることになりそうです。

今回はこの辺りの事情をまとめていきます。

ZEN+

現在のRyzenシリーズはGLOBALFOUNDRIESの14nmの製造プロセスで生産が行なわれています。

製造プロセス自体の立ち上げも順調でCPU側の設計などにも大きな問題がなかったと思われ、CPU単体のRyzenシリーズもAPU版のRyzenシリーズも、加えて2 CPUをパッケージ内部で接合しているRyzen Threadripperシリーズも順調に生産が続いています。

この次のステップとしては、「ZEN+」が予定されています。

このシリーズでは14nmの製造プロセスを改善したGLOBALFOUNDRIESの12nmプロセスが使われることになっています。

このZEN+シリーズは早くも2018年4月から市場投入される予定です。

ちょっとこの製造プロセスが面倒な形なのですが、実際の露光技術がステップアップする訳ではなく、チップの製造技術自体は14nmのままでトランジスタなどの物理設計の再設計を行なってやると12nm相当のトランジスタ実装密度を実現できますよ、という意味での「12nm」の表現になっているようです。

AMDではZEN+ではRyzenシリーズの設計変更は行なわないようですので、実際にはチップのサイズが小さくなったりすることはなく、プロセスの改善によるクロックアップまたは消費電力の低減、という部分のみを利用することになりそうです。

ZEN 2

その次にはGLOBALFOUNDRIESの7nmの製造プロセスを利用するZEN 2が控えています。こちらでは微細化だけではなく、CPUのマイクロアーキテクチャも拡張する予定です。

従来、AMDが新しいCPUのアーキテクチャを採用する際には、ゼロから再設計を行なってフルスクラッチする形で新CPUを作ってきましたが、ZEN2ではインテルのように新しい機能・性能改善を「増築」の形で追加するかもしれません。

それだけ今のRyzenシリーズのアーキテクチャは優れたものだと思います。

ただ、さすがにまだZEN 2シリーズの概要も不明です。どこにフォーカスした改善を行なうかちょっと見物ですね。ただ、インテルとは確実に別方向の拡張を行なってくるものと思われます。

インテルはCPUの性能をとことんまで追求する形の拡張を続けていて、ベクトル演算器(SIMD命令実行ユニット)は遂に512ビット長まで扱える能力を持つようになりました。

AMDはAVX256にもハードウェアで100%対応させておらず、既にCPUの実装内容に差が出始めています。そういった部分の差が今後どうなっていくか、注視したい部分です。

ZEN 3

さらにその先にはZEN 3というプロセッサが待っています。

こちらもまだまだ中身は全く分からない謎のチップですが、製造プロセスにGLOBALFOUNDRIESの7nm+が使われることだけは決定しています。

ZEN 2の最初の7nmプロセスとは異なりチップのパターンの露光技術が刷新され、「極端紫外線(EUV)」を使った製造技術にスイッチされる予定です。

これまた面倒なお話なのですが、同じ7nmのプロセスルールの製造技術のはずなのに、7nmからEUVによる7nm+になると回路のサイズは縮小される可能性があるようです。

単にプロセスルールを表す数字だけでは微細化のレベルが分からない面倒な状況になりそうです。

Radeon Vega Mobile

次に登場するRadeonシリーズの製品は、ノートPC向けのミドルレンジ製品になりそうです。

恐らく単純なGPUの演算性能だけで見ると特にすごいスペックにはならないはずですが、特徴的なのはコスト面の縛りが強いはずのミドルレンジ製品ながらHBM2を搭載してくるところです。

消費電力の低下が期待できる部分と、モバイル向けのGPU製品で不足しがちなメモリ帯域の問題を解消できるのが最大のメリットとなるでしょう。

ただその分、価格面のデメリットを抱えるリスクもあります。

非常に高いHBM2の実装コストをどこまで抑制できるかが製品が普及するかどうかの鍵となるでしょう。もしかしたら、インテルのスタックドメモリ実装技術の流用があるのかもしれません。

第2世代Radeon Vega

前世代のRadeonシリーズよりも大きく処理効率などを向上させて、性能面のアップを図ってきたRadeon VegaシリーズのGPUですが、残念ながらまだGeForceシリーズに絶対性能でも電力効率面でも肩を並べるところまでは至っていません。

第2世代のVegaシリーズでそのあたりの改善がどこまで行えるかが注目点の一つでしょう。

NVIDIAも世代を進めてその分また進歩するでしょうから、キャッチアップの難易度は並大抵のものではない困難さがあることは予想されますね。

NVIDIAではHPC向けやディープラーニング向けのGPUと、一般のPCでのグラフィック用途向けのGPUのアーキテクチャを少しずつ分離し始めているイメージがあります。

これに対しAMDは一つのアーキテクチャで両方の用途を賄おうとしてるように見えますので、設計の難易度と回路の規模の面ではどうしても不利になる部分が出ると思われます。

そのあたりをどうまとめてくるか、AMDのアーキテクトの腕の見せ所となるでしょう。

第2世代のVegaシリーズはZEN 2よりも先に世に出る形になるようで、このチップがAMD最初の7nmプロセスのチップになりそうです。

製造プロセスの立ち上げの問題で世に出るタイミングを逃すことがないと良いのですが。

非常に分かりにくくなったプロセスルール

14nm以前、インテルの22nmの製造技術あたりまではCPUなどを製造する製造プロセスのルールはかなりわかりやすい関係にありました。

インテルの22nmよりもTSMCの20nmのほうがきちんとトランジスタサイズが小さく、どちらが微細化の面で有利なのかの判断がしっかりと行えていました。

それがインテルの14nm世代、というよりもTSMCが「16nm」プロセスを打ち出したあたりから状況が混沌としてきています。プロセスルールに明示される数字と微細化されて同じチップサイズに実装可能なトランジスタ数の関係が崩れてしまっているのです。

インテル、TSMCといった半導体工場別でその相関が崩れているだけならまだしも、同じ工場・会社で作られる製品間でもプロセスルールの数字が実際のトランジスタの集積度をうまく表せなくなっています。

また、特にインテルとその他の半導体製造会社との間のプロセスルールとトランジスタの実サイズの関係がかなりズレるようになりました。

インテル以外の各社の10nmプロセスで作られるトランジスタのサイズは、インテルに換算すると14nmと10nmの中間ぐらい。そして、インテルの10nmは他社の7nmプロセスのトランジスタよりも小さくなりそうなのです。

また、7nm世代でも非EUVとEUVを使う製造プロセスとでまたサイズが変わってきます。非常に複雑で混沌とした状況になっています。

インテルは自社内のプロセスに関してはかなりきちんとトランジスタサイズの縮小幅に見合うようなルールの数字を付けているようではあるのですが。

こういった事情があるため、プロセスルールの数字が進んだとしても(≒小さくなる)、それは単に製造技術が1歩進んだ、程度で考えておく方が安全になっています。

ただ、インテルが10nmの製造プロセス立ち上げで極めて苦戦をしているようで、タイミングとトランジスタサイズから考えて、インテルの10nm世代と他社の7nm世代の半導体で、製造上の技術水準はほぼ横並びになりそうです。

今まで半導体製造技術で数歩先を行って行っていたインテルが、遂にこの部分でのアドバンテージを失うことになりそうです。